![[Recension] SystemVerilog for Verification (Chris Spear) Sammanfattad.](https://episodes.castos.com/660078c6833215-59505987/images/2585067/c1a-085k3-jpkowd9dc1o-duslca.jpg)
Show Notes
SystemVerilog for Verification (Chris Spear)
- Amazon Sweden Store: https://www.amazon.se/dp/B01JXS2C50?tag=9natreeswe-21
- Amazon Worldwide Store: https://global.buys.trade/SystemVerilog-for-Verification-Chris-Spear.html
- eBay: https://www.ebay.com/sch/i.html?_nkw=SystemVerilog+for+Verification+Chris+Spear+&mkcid=1&mkrid=711-53200-19255-0&siteid=0&campid=5339060787&customid=9natree&toolid=10001&mkevt=1
- Läs mer: https://swedish.9natree.com/read/1489995005/
#Virtuellainterfaces #Constrainedrandom #Funktionelltäckning #Clockingblocks #Testbänksarkitektur #SystemVerilogforVerification
SystemVerilog for Verification: A Guide to Learning the Testbench Language Features av Chris Spear är en teknisk lärobok om hur SystemVerilog används för att bygga och underhålla testmiljöer för digital hårdvara. Den behandlar alltså främst verifiering, inte RTL-konstruktion för syntes. Bokens syfte är att föra läsaren från enklare, procedurbaserade Verilog-testbänkar till mer skalbara miljöer med objektorienterad modellering, slumpstyrd stimulering och mätbar täckning. Framställningen bygger upp begreppen stegvis, med många kodexempel och med en komplett testbänk som målbild. Centrala områden är datatyper, procedurer, gränssnitt, klasser, arv, randomisering, parallella trådar, kommunikation mellan processer, assertions, funktionell täckning och kopplingar mot C och C++. Boken placerar språkfunktionerna i en verifieringspraktik där test, kontroll och återanvändning måste fungera även när konstruktionen växer. Den fungerar därför både som introduktion till SystemVerilogs testbänksdel och som en grund för senare arbete med metodiker som UVM. Fokus ligger på varför en viss språkfunktion behövs, vilka avvägningar den medför och hur delarna samverkar i en verklig verifieringsmiljö.
- Amazon Sweden Store: https://www.amazon.se/dp/B01JXS2C50?tag=9natreeswe-21
- Amazon Worldwide Store: https://global.buys.trade/SystemVerilog-for-Verification-Chris-Spear.html
- eBay: https://www.ebay.com/sch/i.html?_nkw=SystemVerilog+for+Verification+Chris+Spear+&mkcid=1&mkrid=711-53200-19255-0&siteid=0&campid=5339060787&customid=9natree&toolid=10001&mkevt=1
- Läs mer: https://swedish.9natree.com/read/1489995005/
#Virtuellainterfaces #Constrainedrandom #Funktionelltäckning #Clockingblocks #Testbänksarkitektur #SystemVerilogforVerification
SystemVerilog for Verification: A Guide to Learning the Testbench Language Features av Chris Spear är en teknisk lärobok om hur SystemVerilog används för att bygga och underhålla testmiljöer för digital hårdvara. Den behandlar alltså främst verifiering, inte RTL-konstruktion för syntes. Bokens syfte är att föra läsaren från enklare, procedurbaserade Verilog-testbänkar till mer skalbara miljöer med objektorienterad modellering, slumpstyrd stimulering och mätbar täckning. Framställningen bygger upp begreppen stegvis, med många kodexempel och med en komplett testbänk som målbild. Centrala områden är datatyper, procedurer, gränssnitt, klasser, arv, randomisering, parallella trådar, kommunikation mellan processer, assertions, funktionell täckning och kopplingar mot C och C++. Boken placerar språkfunktionerna i en verifieringspraktik där test, kontroll och återanvändning måste fungera även när konstruktionen växer. Den fungerar därför både som introduktion till SystemVerilogs testbänksdel och som en grund för senare arbete med metodiker som UVM. Fokus ligger på varför en viss språkfunktion behövs, vilka avvägningar den medför och hur delarna samverkar i en verklig verifieringsmiljö.
